

UNIVERSITÀ DEGLI STUDI DI MILANO

FACOLTÀ DI SCIENZE E TECNOLOGIE

ANALISI E SIMULAZIONI DEI READ OUT TREE DEL CIRCUITO INTEGRATO TIMESPOT1

RELATORE: PROF. VALENTINO LIBERALI


CORRELATORI: DOTT. LUCA FRONTINI,

DOTT. ALBERTO STABILE

LAUREANDO : FELICE FRANCARIO

HIGH-LUMINOSITY LARGE HADRON COLLIDER

- Nel periodo 2025-2027 è previsto un upgrade del LHC
- La luminosità integrata aumenterà di un fattore 10
- Necessità di nuovi rivelatori di particelle



PROGETTO TIMESPOT

- Collaborazione fra 10 unità INFN

Obiettivo del progetto:


Sviluppare un rivelatore 4D ad alta precisione temporale e spaziale per HL-LHC


REQUISITI MINIMI:

1. Lato del pixel minore o uguale di 55 μm
2. Risoluzione temporale di 50 ps
3. Resistenza alla radiazione maggiore di 24 MGy

TIMESPOT1


Fotografia del chip assemblato su una scheda





TIMESPOT1


- ASIC (Application Specific Integrated Circuit) collegato al sensore
- Matrice di 32×32 pixel, organizzato in 4 quadranti
- 256 canali di ingresso per ogni Read Out Tree (ROT)
- 1024 canali in totale



SCHEMA TIMESPOT1

Per ogni canale, il circuito di lettura comprende:


- **Analog Front End (AFE)**
  - Charge Sensitive Amplifier (CSA)
  - Discriminatore che produce impulsi digitali
- **Time to Digital Converter (TDC)**
  - Misura il Time of Arrival (TA) e il Time Over Threshold (TOT) del segnale



SCHEMA DEI ROT

- 23 bit (TA e TOT) in arrivo dal TDC
- ROT genera 9 bit di Timestamp
  - Il numero del periodo di clock a 40 MHz
- ROT genera 8 bit di Address
  - Coordinate geografiche del pixel di provenienza


40 bit




SCHEMA DEI ROT

- 2 FIFO (First In First Out)
  - Immagazzinano dati in modo che il primo dato introdotto è il primo ad uscire
- Blocco Protocol
  - Suddivide la stringa di 40 bit in 5 byte preceduti da un byte header
- Double Data Rate (DDR)
  - Raddoppia la velocità di trasmissione dei dati trasmettendo i bit su entrambi i fronti di un clock 640 MHz
- LVDS (Low Voltage Differential Signaling)
  - Protocollo di uscita

TRASMISSIONE DEI DATI



(a) *Esempio di trasmissione dati con interruzione*




(b) *Esempio di trasmissione dati in continua*


- Quando non c'è un dato valido da trasmettere, continua a trasmettere un byte IDLE
- Byte IDLE : 'AB' = '10101011'
- Byte HEADER : 'E5'='11100101'

OSSERVAZIONI SPERIMENTALI

- Perdita di bit
- Restringimento temporale degli ‘0’



- Segnale idle atteso (AB = ‘10101011’)




OBIETTIVO DELLA TESI


TROVARE LA CAUSA DELL'ERRORE OSSERVATO SPERIMENTALMENTE NEI "BOTTOM 0"

IPOTESI SUGLI EFFETTI CONTRIBUENTI ALL'ERRORE

1. **Jitter casuale**
   - Fluttuazioni casuali della posizione dei fronti del clock dovuti al rumore elettronico




2. **Jitter deterministico (Duty cycle)**
   - Modifica del rapporto tra la durata del segnale '1' e il periodo totale del clock




IPOTESI SUGLI EFFETTI CONTRIBUENTI ALL'ERRORE

3. Skew

- Ritardi sistematici dovuti alle lunghezze delle linee di interconnessione





4. IR drop

- Caduta di tensione provocata dalla resistenza dei fili di alimentazione

METODO DI SIMULAZIONE

Due tipi di simulazioni:

1. Simulazioni post-sintesi
   - Descrizione strutturale del circuito (schema circuitale con interconnessioni ideali)
2. Simulazioni post-layout
   - Elementi parassiti del design fisico (resistenza e capacità delle interconnessioni)

Per effettuare le simulazioni si sono usati:

1. Testbench scritti in codice VERILOG
2. Flow di simulazione digitale sviluppato da *Synopsys*: VERDI

SIMULAZIONI E CALCOLI TEORICI


1. Jitter casuale (simulato)
   - Tra 50 – 350 ps (rms)
2. Skew (simulato)
   - Fino a 1 ns (65% del periodo del clock) in vari punti sensibili del circuito
3. IR Drop (calcolato)
   - per le componenti DDR di entrambi i ‘Bottom’ : 20 mA × 0.5 Ω = 10 mV trascurabile rispetto alla tensione di alimentazione di 900 mV ± 90 mV

Nessuna correlazione con l’errore osservato


4. **Jitter deterministico (Duty cycle)**

RISULTATI DELLE SIMULAZIONI

Simulazione del circuito integrato con duty cycle del clock di 50%:




Simulazione del circuito integrato con duty cycle del clock di 72%:



- Restringimento temporale degli 0

RISULTATI DELLE SIMULAZIONI

Simulazione del circuito integrato con duty cycle del clock di 79%:




❖ Restringimento temporale degli ‘0’ e perdita di bit

❑ Non si sono osservate differenze tra i segnali di output dei vari Read-Out Tree

CONCLUSIONI

- Si è trovata una possibile causa alla corruzione di dati osservata durante i test sperimentali: Clock con duty cycle non ideale
- Si è confermato che gli errori osservati non siano dovuti agli effetti di jitter casuale o skew
- Non si sono osservate differenze negli output di simulazione dei vari Read-Out Tree
- In futuro, mediante un tool informatico attualmente non disponibile (RedHawk), si effettuerà un'analisi approfondita dell'IR drop per tutte le componenti del circuito



GRAZIE PER L’ATTENZIONE!